FPGA / ASIC RTL Designer for DSP algorithms (Msc)
В архиве с 23 июня 2017
Требуемый опыт работы: 3–6 лет
Полная занятость, полный день
Moscow, Владыкино, Алтуфьевское шоссе, 1к7
Вакансия в архиве
Работодатель, вероятно, уже нашел нужного кандидата и больше не принимает отклики на эту вакансию
Похожие вакансии
Ведущий разработчик алгоритмов
от 148 000 ₽Москва, Динамо
Опыт от 1 года до 3 лет
Разработка алгоритмов обработки радиолокационной информации (РЛИ) для радиолокационных станций (РЛС).
Высшее образование. Опыт в разработке алгоритмов первичной и вторичной обработки РЛИ не менее 3 лет. Опыт разработки методик проверки алгоритмических...
Разработчик алгоритмов на TypeScript Node.JS
от 120 000 ₽Москва
Опыт от 3 до 6 лет
Можно из дома
В команду разработки международного продукта компании MLM Soft требуется разработчик алгоритмов. Обязательно сильный математический - алгоритмический бэкграунд. Опыт программирования на Javascript...
Опыт от 1 года до 3 лет
Участие в разработке монокулярного SLAM алгоритма, а также алгоритма визуальной локализации. Участие в разработке алгоритмов управления БПЛА. Участие в испытаниях...
Опыт программирования на python и c++ от 1 года, желателен опыт участия в собственных или коммерческих проектах. Опыт работы с...
Инженер-программист ПЛИС
от 200 000 ₽Москва, Сколково
Опыт от 1 года до 3 лет
Откликнитесь среди первых
Фундаментальные научные исследования. Коммерциализация технологий. Популяризация науки. Реализация протоколов синхронного и асинхронного обмена данными и обработки данных (feedback & make decision...
Знание VHDL/Verilog. Опыт работы с FPGA Xilinx (Artix/Kintex/Zynq). Владение средствами разработки и анализа (Vivado). Знание элементной базы...
Москва, Динамо
Опыт от 3 до 6 лет
Откликнитесь среди первых
Разработка RTL описания для цифровых блоков на ПЛИС (FPGA). Разработка тестового окружения и документации для разработанных блоков. Разработка архитектуры решений...
Уверенное владение SystemVerilog/ Verilog/ VHDL. Опыт работы с ПЛИС Xilinx / Altera. Владение английским языком на уровне чтения технической документации.
Middle Инженер-разработчик RTL
от 250 000 ₽Москва, Авиамоторная
Опыт от 3 до 6 лет
Разработка RTL описаний для ASIC, периферийных интерфейсов, заказных блоков. Функциональная верификация разработанных блоков и систем. Интеграция CPU ядер в проекте...
Высшее техническое образование. Знание VHDL и/или Verilog. Знание современных высокоскоростных интерфейсов, принципов построения систем на кристалле и т.п..
Moscow, Владыкино, Алтуфьевское шоссе, 1к7